量子计算长期面临的关键难题在于如何有效应对量子比特中不可避免的噪声。通过冗余编码构建逻辑比特是解决该难题的重要步骤。虽然中小码距的逻辑比特已成功实现，并且逻辑错误率随码距增大而下降的趋势得到了实验验证，但若要在早期容错量子计算阶段实现具有实际意义的量子应用，仍需进一步发展能够更高效抑制逻辑错误率的技术。

近日，浙江大学物理学院王浩华、杭州国际科创中心张鹏飞超导量子计算团队联合中国工程物理研究院研究生院李颖团队，在《Nature Communications》期刊上发表题为 “Demonstrating quantum error mitigation on logical qubits”的研究论文。该工作首次在实验上展示了量子错误缓解方法在量子纠错线路中的应用。

在该研究中，团队提出了一种创新的逻辑错误抑制方法（图 1）：通过在物理比特层面可控地放大错误，以获取不同错误强度下的逻辑观测量；随后对这些测量结果进行多项式拟合，并将其外推至零噪声极限，从而得到更高精度的计算结果。

图 1. 逻辑量子比特上的零噪声外推示意图

研究团队使用了两款超导量子芯片，其量子比特寿命超过100微秒，单比特门保真度高于99.95%，两比特门保真度约为99.5%。其中，芯片1上设计集成了Purcell滤波器，可在0.5微秒内实现保真度为99.1%的快速读取，为多轮奇偶校验测量提供了硬件支持。在研究中，团队以偏差（δ）和采样开销（η）为关键指标，对零噪声外推错误缓解方案在重复码和表面码等量子纠错线路中的表现进行了定量评估。在重复码实验（图 2）中，他们实现了最大码距为7的多轮奇偶校验测量。结果显示，对于不同码距，零噪声外推方法得到的偏差（数据点）均显著低于原始结果（虚线）；随着码距的增加，偏差和采样开销都逐渐减小，体现了在精度和效率上的同步提升；当线路总错误率固定时，增加奇偶校验测量轮数可进一步提升零噪声外推的效果。团队还在表面码上验证了该方案的有效性。与重复码相比，表面码能够同时纠正比特翻转错误和相位翻转错误。通过注入魔法态，成功展示了其同时抑制两种错误的能力。

图 2. 重复码实验线路及零噪声外推表现

这一技术可推广至包含逻辑量子门的复杂量子计算线路，为在纠错能力有限的量子处理器上实现可靠计算提供了新的可能，有望推动中小规模量子纠错码平台上量子优势的实现。

本文共同第一作者为：张奥赛（浙江大学物理学院博士生）、谢海鹏（中国工程物理研究院研究生院博士生）和高宇（浙江大学物理学院博士生）。通讯作者为：张鹏飞（浙江大学杭州国际科创中心研究员）和李颖（中国工程物理研究院研究生院研究员）。其他主要合作者包括：浙江大学物理学院王浩华教授、宋超研究员、王震研究员，以及浙江大学杭州国际科创中心郭秋江研究员、李贺康高级工程师。研究中所使用的超导量子芯片是在浙江大学微纳加工中心制备。本研究得到了科技部、国家自然科学基金和浙江省自然科学基金等的支持。

论文链接：https://www.nature.com/articles/s41467-025-67768-4